文章搜索

Protel99SE原理图绘制常见问题及解决方法

发表时间:2015-5-9  作者:admin  浏览次数:2490  
字体大小: 【小】 【中】 【大】
1、问:如何将原理图中的电路粘贴到Word中?
答:tools->preferences->Graphical Editing,取消Add Template to Clipboard,然后复制。
2、问:如何取消备份及给DDB文件减肥?
答:"File"菜单左边一个向下的灰色箭头,preference-->create backup files,design utilities-->perform compact after closing。
3、问:如何把SCH、PCB输出为PDF格式?
答:安装Acrobat Distiller打印机,在acrobat 5.0以上版本中带的。然后在Protel里的打印选项里,选择打印机acrobat Distiller即可。
4、问:如何设置和更改Protel的DRC(Design Rules Check)?
答:菜单Design->rules。常用的规则如下:
    a.Clearance Constraint:不同两个网络的间距,一般设置>12 mil,加工都不会出问题;
    b.Routing Via Style:设置过孔参数,具体含义在属性里有图。一般hole size比导线宽8mil以上,diameter比hole size大10mil 以上;
    c.Width Constraint:导线宽度设置,建议>10mil。
5、问:由SCH生成PCB时提示出错(Protel),如何解决?
答:sch编辑界面中选择design-->updatepcb,在出现的对话框中按“Preview Change”按钮,选中 Only show Errors会列出所有错误,常见错误及解决方法如下:
    a.footprint not found:确保所有的器件都指定了封装确保指定的封装名与PCB中的封装名一致,确保你的库已经打开或者被添加;
    b.node not found:确认没有“footprint not found” 类型的错误编辑PCBlib,将对应引脚名改成没有找到的那个node;
    c.Duplicate sheet number:degisn-options-organization,给每张子电路图编号。
6、问:原理图报错ERC报告管脚没有接入信号,如何解决?
答:a. 创建封装时给管脚定义了I/O属性;
    b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;
    c. 创建元件时pin方向反向,必须非pin name端连线。
7、问:为何元件跑到图纸界外?
答:没有在元件库图表纸中心创建元件。
8、问:为何创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global?
答:当使用自己创建的多部分组成的元件时,千万不要使用annotate。
问:protel99se9层次图的总图用editexport spread生成电子表格的时候,却没有生成各分图纸里面的元件及对应标号、封装等。如果想用电子表格的方式一次性修改全部图纸9、的封装,再更新原理图,该怎么作?
答:点中相应的选项即可。
10、问:画原理图时,如何确定元件的引脚次序?
复:原理图建库时,有强大的检查功能,可以检查序号,重复,缺漏等。也可以使用阵列排放的功能,一次性放置规律性的引脚。

本站已经获得中华人民共和国工信部、通信管理局审批通过 国家ICP备案序号: 赣ICP备13006653号-2

电工电子技术QQ群(1):66585281电工电子技术QQ群(2):197874883电工电子技术QQ群(3):29019650 

版权归刘昆山所有©2013-2020转载须经本人同意,否则后果自负!  《我的电子制作经验》www.dgdz.net All Rights Reserved.

管 理